εταιρικά νέα για Οδηγός σχεδιασμού διεπαφής LVDS: Οδήγηση του SFTO2380HY-7253ACT με FPGA, SBC και Legacy PC

Η μετάβαση από ενσωματωμένο DisplayPort ή MIPI-DSI σε LVDS συχνά θεωρείται ως ένα βήμα προς τα πίσω, ωστόσο το SFTO2380HY-7253ACT της SAEF αποδεικνύει ότι το ώριμο LVDS μπορεί ακόμα να είναι μελλοντοστραφές. Η μονάδα συνδυάζει ένα ρεύμα LVDS 2 εικονοστοιχείων ανά ρολόι με τη βιομηχανική τυπική διαφορική σύνθετη αντίσταση 100 Ω και ένα ρολόι εικονοστοιχείων 138 MHz—αρκετά χαμηλό για να ασφαλίσει Lattice ECP5 FPGAs ή AMD Ryzen Embedded SoCs χωρίς εξωτερικούς σειριοποιητές.

Η αντιστοίχιση ακίδων ακολουθεί τη σύμβαση διπλού καναλιού JEITA (RO0-3, RE0-3, ROCLK, RECLK), έτσι ώστε οι σχεδιαστές να μπορούν να επαναχρησιμοποιήσουν αποδεδειγμένα BIOS αναφοράς Intel ή πίνακες coreboot ανοιχτού κώδικα. Για τους Αμερικανούς ενσωματωτές που αναβαθμίζουν παλαιότερα μητρικά ATX, η ράγα 5 V ανέχεται κυμάτωση ±10 %, ικανοποιώντας τόσο τα όρια αναμονής Intel ATX12V v3.0 όσο και την πιο αυστηρή απαίτηση ±5 % των προμηθειών σιδηροδρομικών γραμμών EN 50155. Απλώς συνδέστε το WP (ακίδα 25) ψηλά μέσω μιας έλξης 10 kΩ εάν σκοπεύετε να εκθέσετε τη ρύθμιση DDC/CI VCOM μέσω Windows ή Linux. αφήστε το να επιπλέει για λειτουργία plug-and-play.

Οι εφαρμογές κρίσιμες για την καθυστέρηση—σκεφτείτε τα παιχνίδια της Νεβάδα ή τη σήμανση λωρίδων διοδίων του Ιλινόις—ωφελούνται από τη μηχανή Hi-FRC 6 bit που παρέχει πλήρη χρώματα 16,7 M, διατηρώντας παράλληλα το ρολόι εικονοστοιχείων πολύ κάτω από τα 150 MHz. Αυτός ο χώρος επιτρέπει μια ανανέωση 60 Hz, ακόμα κι αν χρειαστεί να ενσωματώσετε μια επικάλυψη βίντεο 30 fps. Οι οδηγίες δρομολόγησης είναι επιεικείς: διατηρήστε ≤5 mil εντός ζεύγους skew, τοποθετήστε την αντίσταση τερματισμού 100 Ω εντός 7 mm του συνδέσμου και κρατήστε τα ζεύγη LVDS τουλάχιστον 30 mil από ίχνη USB 3.2 υψηλής ταχύτητας. Η σχεδίαση αναφοράς KiCad—διαθέσιμη υπό NDA—περνάει CISPR-32 Class B στην πρώτη περιστροφή, μειώνοντας τον προϋπολογισμό πιστοποίησης για μεταπωλητές της ΕΕ.